

(43) Date of publication of application: 23.01.96

G06T 15/00


(71) Applicant: HITACHI LTD HITACHI ENG CO LTD

(72) Inventor: - MATSUO SHIGERU
KATSURA AKIHIRO
NAKATSUKA YASUHIRO
TAKAWA HIDEHITO
NAKAJIMA KEISUKE
NARITA MASAHISA

(57) Abstract:

CONSTITUTION: Graphics in a graphic list stored in a main memory 30 are transposed in the ascending order of Z values so that they can be plotted in order from the foremost graphics, and a one-bit flag indicating whether a picture element is already plotted or not is set to each picture element of a frame buffer 60. When graphics in the graphic list are plotted in the sort order, picture elements whose Z bits are '1' are recognized as already plotted, and original graphic data is used as graphic data corresponding to these picture elements. Picture elements whose Z bits are '0' are regarded as not plotted, and graphic data according with picture information in the graphic list is generated and is plotted in the frame buffer 60, and Z bits of these picture elements are set to '1'. Consequently, the information on Z comparison requires on bit per picture element to reduce the memory capacity.

COPYRIGHT: (C)1996,JPO



THIS PAGE BLANK (USPTO)

(51) Int. Cl.[°]

G 0 6 T 15/00

識別記号

庁内整理番号

F I

技術表示箇所

9365-5 H

G 0 6 F 15/72 4 5 0 A

審査請求 未請求 請求項の数 2 5 O L

(全 2 1 頁)

(21) 出願番号 特願平6-157183

(22) 出願日 平成6年(1994)7月8日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71) 出願人 390023928

日立エンジニアリング株式会社

茨城県日立市幸町3丁目2番1号

(72) 発明者 松尾 茂

茨城県日立市大みか町七丁目1番1号 株式

会社日立製作所日立研究所内

(72) 発明者 桂 晃洋

茨城県日立市大みか町七丁目1番1号 株式

会社日立製作所日立研究所内

(74) 代理人 弁理士 鶴沼 辰之

最終頁に続く


(54) 【発明の名称】 図形描画方法及びその装置

(57) 【要約】

【目的】 図形データを格納するデータ格納領域の記憶容量を低減する。

【構成】 主メモリ 30 に記憶された図形リストの図形を Z 値の小さい順に並べ替え、手前の図形から順番に描画できるようにするとともに、フレームバッファ 60 の各画素に対して、既に描画されたか否かを示す 1 ビットのフラグを設定する。そしてソート順に従って図形リストの図形を描画するに際しては、Z ビットが 1 の時には既に描画されている画素であるとして、この画素に対する図形データは元の図形データを用いる。一方 Z ビットが 0 の時には描画済みでないとして、図形リストの画像情報に従った図形データを生成し、この図形データをフレームバッファ 60 に描画するとともにこの画素の Z ビットを 1 にセットする。

【効果】 Z 比較の情報を 1 画素当たり 1 ビットで行なうことができ、メモリ容量を低減することができる。



【特許請求の範囲】

【請求項 1】 三次元画像に対応した画素群のデータに基づいて複数の画素を順次描画するに際して、前記各画素の描画用図形データを格納するデータ格納領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、前記各画素に対する描画が指令されたときに、前記制御データ書き込み領域の制御データに応じて新たに描画すべき画素を指定し、指定の画素を順次描画し、描画された画素の制御データ書き込み領域に描画済の制御データを書き込むことを特徴とする図形描画方法。

【請求項 2】 三次元画像に対応した画素群のデータに基づいて複数の画素を順次描画するに際して、前記各画素の描画用図形データを格納するデータ格納領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、前記各画素に対する描画が指令されたときに、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済でないことを示す制御データが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済の制御データを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示す制御データが付されているときにはこの画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項 3】 複数の多角形の画像に対応した画素群のデータに基づいて各多角形の画素を順次描画するに際して、前記各画素の描画用図形データを格納するデータ格納領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、前記各画素に対する描画が指令されたときに、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済でないことを示す制御データが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済の制御データを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示す制御データが付されているときにはこの画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項 4】 複数の多角形の画像に対応した画素群のデータに基づいて各多角形の画素を順次描画するに際して、前記各画素の描画用図形データを格納するデータ格納領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、前記各画素に対する描画が指令されたときに、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときには

この画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項 5】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを各図形の奥行きに関する奥行き情報に従ってソートし、各図形の画素をソート順に従って順次描画するに際して、前記各画素の描画用図形データを格納するデータ格納領域の特定の領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、前記各図形の各画素に対する描画が指令されたときに、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項 6】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを各図形の奥行きに関する奥行き情報に従ってソートし、各図形をソート順に選択し、選択した図形に属する多角形の描画領域がソート順位の高い図形に属する多角形の描画領域に含まれるか否かを画像情報に従って判定し、この判定で含まれると判定された図形を図形リストから削除し、前記判定で含まれないと判定された図形の各画素に対する描画が指令されたときに、この図形の各画素に対する描画を画像情報に基づいて実行することを特徴とする図形描画方法。

【請求項 7】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを各図形の奥行きに関する奥行き情報に従ってソートし、各図形をソート順に選択し、選択した図形に属する多角形の描画領域がソート順位の高い図形に属する多角形の描画領域に含まれるか否かを画像情報に従って判定し、この判定で含まれると判定された図形を図形リストから削除し、前記判定で含まれないと判定された図形の各画素に対する描画が指令されたときに、各画素の描画用図形データを格納するデータ格納領域から各画素の描画用図形データを抽出し、抽出した描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項 8】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを各図形の奥行きに関する奥行き情報に従ってソートし、各図形をソ

ート順に選択し、選択した各図形に属する多角形に外接する外接四角形と多角形に包含される内接四角形を描画領域に対応付けてそれぞれ設定し、選択した図形に関する外接四角形がソート順位の高い図形に関する内接四角形に隠されるか否かを判定し、この判定で隠されると判定された図形を図形リストから削除し、前記判定で隠されないと判定された図形の各画素に対する描画が指令されたときに、この図形の各画素に対する描画を画像情報に基づいて実行することを特徴とする図形描画方法。

【請求項9】 複数の多角形を一画像単位とするグループを奥行きに応じて複数個形成し、各グループ毎に多角形の図形に対応した画素群の画像情報を含む図形リストを生成し、各グループの図形を各多角形の奥行きに関する奥行き情報に従ってソートし、各グループの図形をソート順に選択し、選択した各グループの図形に外接する外接四角形と各グループの図形に包含される内接四角形を描画領域に対応付けてそれぞれ設定し、選択した図形のグループに関する外接四角形がソート順位の高い図形のグループに関する内接四角形に隠されるか否かを判定し、この判定で隠されると判定された図形を図形リストから削除し、前記判定で隠されないと判定された図形の各画素に対する描画が指令されたときに、この図形の各画素に対する描画を画像情報に基づいて実行することを特徴とする図形描画方法。

【請求項10】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する複数の図形の描画領域をそれぞれ設定し、各図形に対する描画が指令されたときに、各図形に関する描画領域が描画順位の高い図形に関する描画領域に属するか否かを判定し、この判定で属しないと判定された図形に対する描画を画像情報に従って実行することを特徴とする図形描画方法。

【請求項11】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する複数の図形の描画領域をそれぞれ設定し、各図形に対する描画が指令されたときに、各図形に関する描画領域が描画順位の高い図形に関する描画領域に属するか否かを判定し、この判定で属しないと判定された図形に対する描画を画像情報に従って実行し、前記判定で属すると判定された図形の各画素に対する描画が指令されたときには、各画素の描画用図形データを格納するデータ格納領域から各画素の描画用図形データを抽出し、抽出した描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項12】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する複数の図形に外接する外接四角形を描画領域に対応付けてそれぞれ設定し、各図形に対する描画が指令されたときに、各図形に関する外接四角形が描画順位の高い図形に関する外接四角形に属するか否かを判定し、この判定で属しないと判定された図形に対する描画を画像情報に従って実行することを特徴とする図形描画方法。

【請求項13】 奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する複数の図形に外接する外接四角形を描画領域に対応付けてそれぞれ設定し、各図形に対する描画が指令されたときに、各図形に関する外接四角形が描画順位の高い図形に関する外接四角形に属するか否かを判定し、この判定で属しないと判定された図形に対する描画を画像情報に従って実行し、前記判定で属すると判定された図形に対する描画が指令されたときには、この図形の各画素の描画用図形データを格納するデータ格納領域から各画素の描画用図形データを抽出し、抽出した描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項14】 複数の多角形を一画像単位とするグループを奥行きに応じて複数個形成し、各グループの多角形の図形に対応した画素群の画像情報を含む図形リストを生成し、図形リストの各グループの図形に外接する外接四角形を描画領域に対応付けてそれぞれ設定し、各グループの図形に対する描画が指令されたときに、各グループの図形に関する外接四角形が描画順位の高い図形に関する外接四角形に属するか否かを判定し、この判定で属しないと判定されたグループの図形に対する描画を画像情報に従って実行することを特徴とする図形描画方法。

【請求項15】 複数の多角形を一画像単位とするグループを奥行きに応じて複数個形成し、各グループの多角形図形に対応した画素群の画像情報を含む図形リストを生成し、図形リストの各グループの図形に外接する外接四角形を描画領域に対応付けてそれぞれ設定し、各グループの図形に対する描画が指令されたときに、各グループの図形に関する外接四角形が描画順位の高い図形に関する外接四角形に属するか否かを判定し、この判定で属しないと判定されたグループの図形に対する描画を画像情報に従って実行し、前記判定で属すると判定されたグループの図形に対する描画が指令されたときには、この

グループに属する図形の各画素の描画用図形データを格納するデータ格納領域から各画素の描画用図形データを抽出し、抽出した描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に対する再描画を禁止することを特徴とする図形描画方法。

【請求項16】 請求項1乃至15のうちいずれか1項に記載の図形描画方法で得られた描画用図形データに従って表示画面上に三次元画像を表示する三次元グラフィックス表示方法。

【請求項17】 二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、複数の多角形の画像に対応した画素群の画像情報を基にデータ格納手段から指定の図形データと制御データを抽出するデータ抽出手段と、データ抽出手段の抽出による制御データが描画済でないことを示すときには画像情報に従って新たな図形データを生成しデータ抽出手段の抽出による制御データが描画済であることを示すときには新たな図形データの生成を省略する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段と、前記データ格納手段の制御データのうち描画手段により描画された画素の制御データに描画済のデータを設定する制御データ設定手段とを備えている図形描画装置。

【請求項18】 二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを格納する図形リスト格納手段と、図形リスト格納手段に格納された図形リストの図形群を各図形の奥行きに関する奥行き情報に従ってソートするソート手段と、ソート手段によりソートされた図形の画像情報を基にデータ格納手段から指定の図形データと制御データを抽出するデータ抽出手段と、データ抽出手段の抽出による制御データが描画済でないことを示すときには図形リストの画像情報に従って新たな図形データを生成しデータ抽出手段の抽出による制御データが描画済であることを示すときには新たな図形データの生成を省略する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段と、前記データ格納手段の制御データのうち描画手段により描画された画素の制御データに描画済のデータを設定する制御データ設定手段とを備えている図形描画装置。

【請求項19】 二次元図形に関する図形データを画素

群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを格納する図形リスト格納手段と、図形リスト格納手段に格納された図形リストの図形群を各図形の奥行きに関する奥行き情報に従ってソートするソート手段と、ソート手段によりソートされた図形に属する多角形の描画領域がソート順位の高い図形に属する多角形の描画領域に含まれるか否かを画像情報を基に判定する領域判定手段と、領域判定手段により含まれると判定された図形を図形リストから削除する削除手段と、前記領域判定手段により含まれないと判定された図形に関する図形データを画素毎に画像情報に従って生成する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段とを備えている図形描画装置。

【請求項20】 二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、奥行きが異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを格納する図形リスト格納手段と、図形リスト格納手段に格納された図形リストの図形群を各図形の奥行きに関する奥行き情報に従ってソートするソート手段と、ソート手段によりソートされた図形に属する多角形に外接する外接四角形と多角形に包含される内接四角形を描画領域に対応づけてそれぞれ設定する四角形設定手段と、四角形設定手段により設定された四角形のうちソートされた図形に関する外接四角形がソート順位の高い図形に属する内接四角形に隠されるか否かを判定する領域判定手段と、領域判定手段により隠されると判定された図形を図形リストから削除する削除手段と、前記領域判定手段により隠されない判定された図形に関する図形データを画素毎に画像情報に従って生成する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段とを備えている図形描画装置。

【請求項21】 二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、複数の多角形の図形を一画像単位とするグループを奥行きに応じて複数個有し各グループ毎に各図形に対応した画素群の画像情報を含む図形リストを格納する図形リスト格納手段と、図形リスト格納手段に格納された図形リストの図形群を各図形の奥行きに関する奥行き情報に従ってソートするソート手段と、ソート手段によりソートされた図形に属するグループの図形に外接する外接四角形とグループの図形に包含される内接四角形を描画領域に対応づけてそれぞれ設定する四角形設定手段と、四角形設定手段により設定された四角形のうちソートされた図形のグループに関する外接四角形がソート順位の高い図

形のグループに属する内接四角形に隠されるか否かを判定する領域判定手段と、領域判定手段により隠されないと判定された図形のみに関する図形データを画素毎に画像情報に従って生成する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段とを備えている図形描画装置。

【請求項22】 二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、奥行き相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する図形に外接する外接四角形を描画領域に対応づけて設定する四角形設定手段と、四角形設定手段により設定された各外接四角形が描画順位の高い外接四角形に属するか否かを判定する領域判定手段と、領域判定手段により属しないと判定された図形に関する図形データを画素毎に画像情報に従って生成する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段とを備えている図形描画装置。

【請求項23】 二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、奥行き相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する多角形に外接する外接四角形を描画領域に対応づけて設定する四角形設定手段と、四角形設定手段により設定された各外接四角形が描画順位の高い外接四角形に属するか否かを判定する領域判定手段と、領域判定手段により属しないと判定された多角形に関する図形データを画素毎に画像情報に従って生成する第1図形データ生成手段と、前記領域判定手段により属すると判定されたときに画像情報を基にデータ格納手段から指定の図形データと制御データを抽出するデータ抽出手段と、データ抽出手段の抽出による制御データが描画済でないことを示すときには図形リストの画像情報に従って新たな図形データを生成しデータ抽出手段の抽出による制御データが描画済であることを示すときには新たな図形データの生成を省略する第2図形データ生成手段と、各図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段と、前記データ格納手段の制御データのうち描画手段により描画された画素の制御データに描画済のデータを設定する制御データ設定手段とを備えている図形描画装置。

【請求項24】 各手段は1チップ化されたLSIとして同一基板上に形成されている請求項17、18、19、20、21、22または23のいずれかに記載の図形描画装置。

【請求項25】 描画手段により描画された各画素の図

形データに従って表示画面上に三次元画像を表示する表示手段を有する請求項17、18、19、20、21、22または23のいずれかに記載の三次元グラフィックス表示装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、図形描画方法およびその装置に係り、特に、図形の重なりによる描画抑止処理（陰面処理）を軽減し、三次元グラフィックス表示処理を高速度で行うに好適な図形描画方法およびその装置に関する。

【0002】

【従来の技術】三次元グラフィックス表示装置においては、一般に、表示すべき物体を三次元の小さな図形（三角形や四角形）に分割してモデリングし、この小さな図形を見る方向に合わせて幾何演算を行い、この演算値を基に、各図形をCRTなどの表示装置の二次元座標に投影して表示を行う方式が採用されている。この時、各図形の奥行き方向に対して重なりをチェックし、隠れる図形をフレームバッファに描画しないことが必要とされている。

【0003】従来、図形の重なりを判定する方式として、Zバッファアルゴリズム（別名深度バッファアルゴリズム）が一般に用いられている。この方式は、たとえば、文献マグロウヒルブック株式会社発行 大須賀節雄訳「対話型コンピュータグラフィックス（2）第二版」の第438ページ～第441ページに紹介されている。この方式によれば、各画素ごとに深さ情報を持ち、各画素を描画するごとに、既に描画されている画素の深さ情報とこれから描画しようとする画素の深さ情報とを比較し、これから描画しようとする画素が画面に対して手前にある時にはその画素を描画し、これから描画しようとする画素が既に描画されている画素よりも奥にある時には描画しないようになっている。

【0004】また、別な方式として、幾何計算において重なりをチェックする方式があり、この方式は、例えば、前記文献の第442ページ～第443ページで紹介されている。この方式は、描画すべき多角形ごとに外接する四角形を定義し、それらの四角形同士の重なりを判定し、各四角形が互いに重ならない時には奥行き判定を省略するというものである。

【0005】一方、Zバッファを必要としない方式として、文献 日本コンピュータ協会発行 今宮淳美訳「コンピュータ・グラフィックス」第569ページ～第572ページで紹介されているものがある。この方式は、奥行きソートアルゴリズムと呼ばれ、一番奥にある図形から描画し、手前の図形を順次重ね書きしていくものである。

【0006】また、二次元画像を格納するメモリに対して選択的に書き込む手段を設けたものとして、米国特許

USP 4, 303, 986号が知られている。

【0007】

【発明が解決しようとする課題】上記従来技術では、図形の重なりを判定するに際して、Zバッファアルゴリズムを用いているが、この方式では、各画素ごとに奥行き情報を必要とするため、Zバッファ（フレームバッファ）として容量の大きなものが必要となる。例えば、1024×768画素の画面で、色情報に24ビット、Zバッファに16ビットを持つ標準的なシステムを仮定すると、全体で約4メガバイトのメモリを必要とし、Zバッファの分だけでも約1.4メガバイトのメモリが必要となる。さらに、従来のZバッファアルゴリズムでは、同一画素を図形の重なりの方だけ多数回アクセスし、描画する毎にZバッファの内容を読み出し、読み出したZ値の比較を行わなくてはならず、しかもその中で有効となるのは一回のみである。このため無駄なメモリアクセスが余儀なくされ、描画性能を向上することが困難である。

【0008】一方、Zバッファを用いない方式では、メモリ容量を低減できる点では有効であるが、奥にある図形から順次図形を重ね書きしていくため、図形の数によっては一番手前の図形を描画できなくなることがあり、リアルタイム性を要求されるシステムには対応することができない。

【0009】本発明の目的は、描画用図形データを格納するデータ格納領域の容量を低減することができる図形描画方法とその装置及び三次元グラフィックス表示方法とその装置を提供することにある。

【0010】本発明の他の目的は、描画処理の高速化を図ることができる図形描画方法とその装置及び三次元グラフィックス表示方法とその装置を提供することにある。

【0011】

【課題を解決するための手段】前記目的を達成するために、本発明は、図面の重なりを判定するための情報を少なくするために、描画用図形データを格納するデータ格納領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、この領域に制御データあるいはフラグを格納し、この領域の情報が描画済みでないことを示す時にのみ描画を行い、それ以外の時には描画を行わないようにしたものである。

【0012】具体的には、三次元画像に対応した画素群のデータに基づいて複数の画素を順次描画するに際して、前記各画素の描画用図形データを格納するデータ格納領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、前記各画素に対する描画が指令されたときに、前記制御データ書き込み領域の制御データに応じて新たに描画すべき画素を指定し、指定の画素を順次描画し、描画された画素の制御データ書き込み領域

に描画済の制御データを書き込むことを特徴としている。

【0013】また、三次元画像に対応した画素群のデータに基づいて複数の画素を順次描画するに際して、前記各画素の描画用図形データを格納するデータ格納領域に画素が描画済であるか否かを示す制御データ書き込み領域を設定し、前記各画素に対する描画が指令されたときに、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済でないことを示す制御データが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済の制御データを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示す制御データが付されているときにはこの画素に対する再描画を禁止することを特徴としている。

【0014】前記図形描画方法は、複数の多角形の画像に対応した画素群のデータに基づいて各多角形の画素を順次描画するものにも適応することができる。さらに前記図形描画方法は、奥行きの相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストの図形群を各図形の奥行に関する奥行き情報に従ってソートし、各図形の画素をソート順に従って順次描画するものにも適応することができる。

【0015】また、奥行きの相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストを基に描画を行うに際しては、表示すべき図形リスト（ディスプレイリスト）の図形を画面を見る人に対して手前の順に予めソートし、このソート順に従って各図形を描画する方式を採用している。具体的には、複数の多角形の図形に対応した画素群の画像情報を含む図形リストの図形群を各図形の奥行に関する奥行き情報に従ってソートし、各図形をソート順に選択し、選択した図形に属する多角形の描画領域がソート順位の高い図形に属する多角形の描画領域に含まれるか否かを画像情報に従って判定し、この判定で含まれると判定された図形を図形リストから削除し、前記判定で含まれないと判定された図形の各画素に対する描画が指令されたときに、この図形の各画素に対する描画を画像情報に基づいて実行することを特徴としている。そしてこの図形描画方法を実行する場合、図形リストの領域判定処理で、含まれないと判定した図形の各画素に対する描画が指令された時には、各画素の描画用図形データを格納するデータ格納領域から各画素の描画用図形データを抽出し、抽出した描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に

対する再描画を禁止することもできる。

【0016】図形リストに属する多角形の描画領域を具体的に判定するに際しては、図形リストに属する多角形に外接する外接四角形と多角形に包含される内接四角形を描画領域に対応付けてそれぞれ設定し、選択した図形に関する外接四角形がソート順位の高い図形に関する内接四角形に隠されるか否かを判定することができる。さらに、複数の多角形を一画像単位とするグループを奥行きに応じて複数個形成し、各グループ毎に多角形図形に対応した画素群の画像情報を含む図形リストを生成し、図形リストに属する図形の重なりを判定するに際しては、各グループの図形に外接する外接四角形と各グループの図形に包含される内接四角形を描画領域に対応付けてそれぞれ設定し、選択したグループの図形に関する外接四角形がソート順位の高いグループの図形に関する内接四角形に隠されるか否かを判定する方式を採用することができる。

【0017】また、本発明は、描画処理におけるZ比較を省略することで描画処理の高速化を図るために、以下の方法を採用したものである。

【0018】奥行きの相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する複数の図形の描画領域をそれぞれ設定し、各図形に対する描画が指令されたときに、各図形に関する描画領域が描画順位の高い図形に関する描画領域に属するか否かを判定し、この判定で属しないと判定された図形に対する描画を画像情報に従って実行する。

【0019】奥行きの相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する複数の図形の描画領域をそれぞれ設定し、各図形に対する描画が指令されたときに、各図形に関する描画領域が描画順位の高い図形に関する描画領域に属するか否かを判定し、この判定で属しないと判定された図形に対する描画を画像情報に従って実行し、前記判定で属すると判定された図形の各画素に対する描画が指令されたときには、各画素の描画用図形データを格納するデータ格納領域から各画素の描画用図形データを抽出し、抽出した描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に対する再描画を禁止する。

【0020】複数の多角形を一画像単位とするグループを奥行きに応じて複数個形成し、各グループの多角形図形に対応した画素群の画像情報を含む図形リストを生成し、図形リストの各グループの図形に外接する外接四角

形を描画領域に対応付けてそれぞれ設定し、各グループの図形に対する描画が指令されたときに、各グループの図形に関する外接四角形が描画順位の高いグループの図形に関する外接四角形に属するか否かを判定し、この判定で属しないと判定されたグループの図形に対する描画を画像情報に従って実行し、前記判定で属すると判定されたグループの図形に対する描画が指令されたときには、このグループに属する図形の各画素の描画用図形データを格納するデータ格納領域から各画素の描画用図形データを抽出し、抽出した描画用図形データに画素が描画済でないことを示すフラグが付されているときにのみこの画素に対する描画を実行し、且つこの画素の描画用図形データに描画済のフラグを付して前記データ格納領域に格納し、前記データ格納領域から抽出した各画素の描画用図形データに画素が描画済であることを示すフラグが付されているときにはこの画素に対する再描画を禁止する。

【0021】Z比較を省略した図形描画方法を実行する場合、図形リストに属する図形の重なりを判定するために、複数の多角形に外接する外接四角形を描画領域に対応付けてそれぞれ設定し、各多角形に対する描画が指令されたときに、各多角形に関する外接四角形が描画順位の高い多角形に関する外接四角形に属するか否かを判定する方法を採用することもできる。

【0022】前記いずれか1つの図形描画方法で得られた描画用図形データに従って表示画面上に三次元画像を表示する三次元グラフィックス表示方法を採用することもできる。

【0023】また、本発明は、図形の重なり判定に要する情報を少なくした装置として、二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、複数の多角形の図形に対応した画素群の画像情報を基にデータ格納手段から指定の図形データと制御データを抽出するデータ抽出手段と、データ抽出手段の抽出による制御データが描画済でないことを示すときには画像情報に従って新たな図形データを生成しデータ抽出手段の抽出による制御データが描画済であることを示すときには新たな図形データの生成を省略する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段と、前記データ格納手段の制御データのうち描画手段により描画された画素の制御データに描画済のデータを設定する制御データ設定手段とを備えている図形描画装置を構成したものである。

【0024】図形リストの画像情報を基に図形を描画し、図形の重なり判定に要する情報を少なくした装置を構成するに際しては、前記装置の要素に加えて、複数の多角形の図形に対応した画素群の画像情報を含む図形リストを格納する図形リスト格納手段と、図形リスト格

10

20

30

40

50

納手段に格納された図形リストの図形群を各図形の奥行に関する奥行き情報に従ってソートするソート手段と、ソート手段によりソートされた図形に関する画像情報をデータ抽出手段へ転送するようにしたものを構成することができる。

【0025】また図形リストの中から図形の重なりのないもののみを抽出するようにした装置として、二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、複数の多角形の図形に対応した画素群の画像情報を含む図形リストを格納する図形リスト格納手段と、図形リスト格納手段に格納された図形リストの図形群を各図形の奥行に関する奥行き情報に従ってソートするソート手段と、ソート手段によりソートされた図形に属する多角形の描画領域がソート順位の高い図形に属する多角形の描画領域に含まれるか否かを画像情報を基に判定する領域判定手段と、領域判定手段により含まれると判定された図形を図形リストから削除する削除手段と、前記領域判定手段により含まれないと判定された図形に関する図形データを画素毎に画像情報に従って生成する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段とを備えている図形描画装置を構成したものである。

【0026】図形の重なりのない図形のみを図形リストから抽出する装置を構成するに際しては、前記図形描画装置の要素に加えて、ソート手段によりソートされた図形に属する多角形に外接する外接四角形と多角形に含まれる内接四角形を描画領域に対応づけてそれぞれ設定する四角形設定手段と、四角形設定手段により設定された四角形に従って領域を判定する領域判定手段を設けた装置を構成することができる。さらに、図形リスト格納手段として、複数の多角形を一画像単位とするグループを奥行きに応じて複数個有し各グループ毎に各多角形図形に対応した画素群の画像情報を含む図形リストを格納するもので構成した場合、ソート手段によりソートされた図形に属するグループの図形に外接する外接四角形とグループの図形に含まれる内接四角形を描画領域に対応づけてそれぞれ設定する四角形設定手段と、四角形設定手段により設定された四角形に従った領域判定手段を設けたものを構成することができる。

【0027】描画処理におけるZ比較処理を省略した装置として、二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、複数の多角形を一画像単位とするグループを奥行きに応じて複数個有し各グループ毎に各多角形図形に対応した画素群の画像情報を含む図形リストを格納する図形リスト格納手段と、図形リスト格納手段に格納された図形リストの図形群を各図形の奥行に関する奥行き情報に従ってソ

トするソート手段と、ソート手段によりソートされたグループの図形に属するグループの図形に外接する外接四角形とグループの図形に含まれる内接四角形を描画領域に対応づけてそれぞれ設定する四角形設定手段と、四角形設定手段により設定された四角形のうちソートされた図形のグループに関する外接四角形がソート順位の高い図形のグループに属する内接四角形に隠されるか否かを判定する領域判定手段と、領域判定手段により隠されないと判定された図形の多角形のみに関する図形データを画素毎に画像情報に従って生成する図形データ生成手段と、図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段とを備えている図形描画装置を構成したものである。

【0028】同様にして、二次元図形に関する図形データを画素群に対応づけて格納するとともに各画素が描画済であるか否かを示す制御データを格納するデータ格納手段と、奥行きの相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストに基づいてこの図形リストに属する多角形に外接する外接四角形を描画領域に対応づけて設定する四角形設定手段と、四角形設定手段により設定された各外接四角形が描画順位の高い外接四角形に属するか否かを判定する領域判定手段と、領域判定手段により属しないと判定された多角形に関する図形データを画素毎に画像情報に従って生成する第1図形データ生成手段と、前記領域判定手段により属すると判定されたときに画像情報を基にデータ格納手段から指定の図形データと制御データを抽出するデータ抽出手段と、データ抽出手段の抽出による制御データが描画済でないことを示すときには図形リストの画像情報に従って新たな図形データを生成しデータ抽出手段の抽出による制御データが描画済であることを示すときには新たな図形データの生成を省略する第2図形データ生成手段と、各図形データ生成手段の生成による図形データを前記データ格納手段の指定の画素に描画する描画手段と、前記データ格納手段の制御データのうち描画手段により描画された画素の制御データに描画済のデータを設定する制御データ設定手段とを備えている図形描画装置を構成したものである。

【0029】前記各図形描画装置を構成するに際しては、各手段を1チップ化されたLSIとして同一基板上に形成することができる。

【0030】また前記いずれか1つの装置の描画手段により描画された各画素の図形データに従って表示画面上に三次元画像を表示する表示手段を有する三次元グラフィックス表示装置を構成することができる。

【0031】

【作用】前記した手段によれば、各図形の画素を順次描画するに際して、制御データ書き込み領域に描画済でないことを示す情報として制御データあるいはフラグが格納されているときにのみ画像情報にしたがった描画を

10

20

30

40

50

実行し、制御データ書き込み領域に描画済みの情報である制御データあるいはフラグが格納されている時には再描画を禁止するようにしているため、図形の重なりを判定するにも制御データ書き込み領域の情報を判定するだけで済み、図形の重なり判定に要する情報を少なくすることができ、図形データを格納するデータ格納領域の容量を小容量化することができる。

【0032】図形リストを基に各図形を描画するに際しては、図形リストに属する多角形の描画領域がソート順位の高い図形に属する多角形の描画領域に含まれる時にはこの図形を図形リストから削除し、含まれないと判定された図形の各画素に対する描画のみを実行するようにしているため、図形の重なりのない図形のみを抽出することができ、描画処理の高速化を図ることができる。

【0033】また各図形を描画するに際して、各図形に対する描画領域が描画順位の高い図形に関する図形に属するか否かを判定し、属しないと判定された図形に対する描画を画像情報に従って実行するようにしているため、描画処理におけるZ比較を省略することができ、描画処理の高速化を図ることができる。

【0034】

【実施例】以下、本発明の一実施例を図面に基づいて説明する。図1は図形描画装置のブロック構成図を示し、図2は図1に示す図形描画装置を用いた三次元グラフィックス表示装置のブロック構成図を示す。図1および図2において、図形描画装置はCPU10、メモリコントローラ20、主メモリ30、I/Oインターフェース40、グラフィックスプロセッサ50、フレームバッファ60を備えて構成されており、三次元グラフィックス表示装置は図形処理装置の要素に加えて、カラーパレット70、CRT80を備えて構成されている。そしてメモリコントローラ20、I/Oインターフェース40、グラフィックスプロセッサ50がそれぞれI/Oバス100を介して接続されている。

【0035】CPU10は、命令キャッシュ12、データキャッシュ14、整数演算部16、浮動小数点演算部18などを備えて構成されており、メモリコントローラ20、専用バス90を介して主メモリ30に対して命令やデータをアクセスするようになっている。主メモリ30には、表示すべき図形の奥行き方向の位置が相異なる複数の多角形の図形に対応した画素群の画像情報を含む図形リストが格納されている。すなわち主メモリ30は図形リスト格納手段として構成されている。そして図形リストには図形毎にZ座標値が格納されており、CPU10からの指令に従って各図形がZ値の小さい順に順次ソートされ、このソート順に従って各図形に関する画像情報がメモリコントローラ20を介してグラフィックスプロセッサ50へ転送されるようになっている。すなわちCPU10はソート手段を構成するようになっている。またCPU10は、ソートされた図形リストに属す

る多角形の描画領域がソート順位の高い図形に属する多角形の描画領域に含まれるか否かを画像情報を基に判定する領域判定手段を構成し、この領域判定手段により含まれると判定された図形を図形リストから削除する削除手段も構成するようになっている。なお、I/Oインターフェース40はハードディスクや通信などのインターフェースとして構成されている。

【0036】グラフィックスプロセッサ50はCPU10からコマンドを受け取り、コマンドに従って、図形リストに含まれる画像情報に従った図形データをフレームバッファ60に順次描画するようになっている。フレームバッファ60は、図3および図4に示すように、複数のカラープレーン62を備えており、各カラープレーン62には各画素の図形データなどが格納されるようになっている。各画素には16ビットのデータ格納領域が設けられており、2画素のデータが1ワードのデータで構成され、各画素のデータには色情報としてR、G、Bの色データが14ビット割り当てられ、Z情報のデータとして1ビットが割り当てられている。このZ情報としては、各画素が描画済みである時には制御データとしてのフラグが1として格納され、各画素が描画済みでない時には0のデータが格納されるようになっている。フレームバッファ60に描画された図形データ（描画データ）は表示データとして順次読み出され、カラーパレット70によって表示色の拡張が行われた後、CRT80に転送される。そして、表示データに従った三次元画像がCRT80の画面上に表示される。

【0037】グラフィックスプロセッサ50が図形リストに従った図形データを描画するに際しては、図5に示すようなコマンドがCPU10からグラフィックスプロセッサ50へ転送され、このコマンドに従った処理がグラフィックスプロセッサ50により実行される。3D三角形描画コマンドは、1ドット間のデータの変化分を描画座標の移動に伴って描画開始点のデータに対して加算（または減算）を行うことにより、図形データを変化させ、図形が奥になるほど暗くすることで奥行きを持った図形を指令するものである。この方式はグーロシェーディングと呼ばれる手法に沿ったものである。

【0038】3D直線コピーコマンドはAddr1とSX1で指定されたフレームバッファ50上の直線データをソースデータとして、Addr2、SX2、SY2で指定される直線部分にコピーするコマンドである。このコマンドをAddr1とAddr2をずらしながら複数回発行することでテクスチャマッピング付きのポリゴン描画を指令することができる。テクスチャマッピングはイメージデータを図形の表面に貼り付けて描画するもので、リアルな画像を表示することができる。

【0039】3D直線描画コマンドは、ワイヤーフレームの三次元グラフィックス表示を行う場合に用いられ、この表示は図形の輪郭のみを表示するようになっている。

る。

【0040】2D直線描画コマンドは、二次元グラフィックスを表示する場合の直線描画を指令するものである。

【0041】2D直線コピーコマンドは、Addr1で指定されるソースデータをAddr2で指定される場所に直線形上でコピーする指令である。Addr1とAddr2を少しずつずらしながらこのコマンドを複数回発行することで、二次元のイメージデータの拡張、縮小、回転などを指令することができる。

【0042】BitBLTは、Bit Block Transferの略であり、このコマンドは、二次元のイメージデータを他の領域に高速にコピーするコマンドである。

【0043】グラフィックスプロセッサ50は、具体的には、図6に示すように、コマンドFIFO(First In First Out)501、Z比較不要検出回路502、デコーダ503、参照用DDA(Digital Differential Analyzer)制御部504、描画用DDA制御部505、メモリアクセスおよび画素演算制御部506、DDA507、508、509、510、511、画素処理部513、バッファ514、レジスタ部515を備えて構成されており、レジスタ部515には側辺計算用レジスタ516、参照座標レジスタ517、直線計算用レジスタ518がそれぞれ複数個設けられている。コマンドFIFO501はCPU10からのコマンドを一時記憶するように構成されており、一時記憶されたコマンドはデコーダ503で解釈され、コマンドに従って各制御部504、505、506の制御が実行されるようになっている。参照用DDA制御部504は、3D直線コピーコマンド、2D直線コマンド、BitBLTコマンドのソースデータの座標値の計算をDDA507、508に指令し、DDA507、508によるソースデータの座標値X、Yを順次参照座標レジスタ517へ格納するようになっている。描画用DDA制御部505は、フレームバッファ60に図形データを描画するための座標値の計算を制御するために、計算指令をDDA509～511へ出力し、各DDA509～511に計算結果をX、Y、Zの座標値として各レジスタ516、518へ格納するようになっている。画素処理部513は、フレームバッファ60に書き込むための図形データを算出するために、アドレス計算部520、カラー計算部521、バレルシフタ部522、画素演算部523を備えて構成されている。

【0044】画素処理部513は、図7に示すように、レジスタファイル524、係数レジスタD525、係数レジスタS526、ALU527、ラッチ528、係数レジスタC529、ラッチ530、ALU531、ラッチ532、533、534、535、バレルシフタ53

6、ゲート537、データ拡張部538、CLO539、CL1540、ゲート541、グラフィックマスク542、シフタ543、544、ALU545を備えて構成されており、フレームバッファ60からのデータがリードバッファ5142を介して入力され、ALU545により算出されたデータがライトバッファ5143を介してフレームバッファ60へ転送されるようになっている。

【0045】アドレス計算部520は、DDA507～511で算出された座標値に対応するメモリアドレスを算出するようになっている。そして係数レジスタS526にはソースデータの座標値が1画素移動した場合のメモリアドレスの変化量が記憶され、この座標値の移動に合わせてメモリアドレスの更新がALU527によって行われる。また係数レジスタD525には描画座標値が1画素移動した場合のメモリアドレスの変化量が記憶されるようになっている。この座標値の移動に合わせてメモリアドレスの更新がALU527で実行される。ALU527により算出されたメモリアドレスはラッチ528にラッチされた後レジスタファイル524に記憶される。

【0046】カラー計算部521は、3D三角形描画コマンドにตอบสนองして、描画すべき図形データを順次算出するようになっている。そして係数レジスタC529には1画素間のデータの変化分が記憶され、描画座標の移動に合わせて描画データがALU531によって算出されるようになっている。この場合描画データはラッチ532に一時記憶され、画素演算部523に転送されるとともに、ラッチ532再起的に転送され、次の画素のデータの算出に用いられる。すなわちラッチ532始点の色情報が格納されると、一画素移動する毎に係数レジスタC529からdpx、dpyの情報がALU531に転送され、描画座標の移動に合わせて図形データ(描画データ)ALU531によって図形データが算出されるようになっている。

【0047】バレルシフタ部522は、3D直線コピーコマンド、2D直線コマンド、BitBLTコマンドのソースデータを描画位置に合わせてシフトするようになっている。画素演算部523は、ALU545によって、ラッチ532からの描画データと描画先のデータ間で演算を行うようになっている。このALU545は加算、減算、AND、OR、EOR、描画データのスルーモードの演算機能を備えている。すなわち、リードバッファ5142を介して入力したデータのZの値が0の時には描画済みでないとして、ゲート541からのデータをシフタ544を介して取り込み、グラフィックマスク542からのデータとともに新たな図形データを生成するようになっている。一方、リードバッファ5142から入力した図形データのZの値が1の時には描画済みであるとして、リードバッファ5142から入力した図

形データをシフト 5 4 3 を介して取り込み、この図形データをそのままライトバッファ 5 1 4 3 を介して出力するようになっている。すなわちグラフィックスマスク 5 4 2 により生成されたマスク情報によってマスクが指示されたビットは、描画先のデータに対して演算を行わず、元のデータをそのまま出力するようになっている。このため、Z ビットによって描画済みであることが示された画素についてはマスクデータを生成することで、新たな図形データの生成を省略することができる。

【0048】次に、グラフィックスプロセッサ 5 0 に、図形描画のコマンドとして 3 D 三角形描画コマンドが転送されてきた時の具体的な処理について説明する。このコマンドは、図 5 に示す次の形式である。

【0049】TRIAGL Addr, x1, y1, x2, y2, p, dp x, dp y

TRIAGL = 3 D 三角形描画を示すコマンド

Addr = 三角形の描画開始頂点のメモリアドレス

x1, y1 = 三角形の頂点を示すための Addr からの相対的な座標値

x2, y2 = 三角形の頂点を示すための Addr からの相対的な座標値

p = 描画開始点の画素データ

dp x = x 方向に 1 画素移動した時の画素データの変化分

dp y = y 方向に 1 画素移動した時の画素データの変化分

上記コマンドがコマンド FIFO 5 0 1 を介してデコーダ 5 0 3 に入力され、このデコーダ 5 0 3 でコマンドが 3 D 三角形描画コマンドであることを認識すると、このコマンドに従った制御が次に実行される。まず、側辺計算用レジスタ 5 1 6 にパラメータの x1, y1, x2, y2 が設定される。その後、DDA 5 0 9, 5 1 0 により、三角形の Addr と (x1, y1) 間と結ぶ直線上の座標値 (e1) と Addr と (x2, y2) 間と結ぶ直線上の座標値 (e2) が順次算出される。次に、前記二つの座標値 (e1), (e2) を両端とした X 軸方向に水平な直線で描画するために、直線計算用レジスタ 5 1 8 に二つの座標値がセットされる。その後、各 DDA 5 0 9, 5 1 0 は、X 軸方向に水平な直線の座標値を発生する。この水平線の座標値の発生に伴って、画素データが画素処理部 5 1 3 で実行される。

【0050】画素処理部 5 1 3 のラッチ 5 3 2 には描画を行っている画素のデータが記憶されており、係数レジスタ C 5 2 9 にはパラメータ dp x が記憶されている。このため、水平線の座標値が 1 画素移動すると、ラッチ 5 3 2 の値に係数レジスタ C 5 2 9 の値が加算されて、次の画素のデータが算出される。またラッチ 5 2 8 には水平線の座標値に対応するフレームバッファ 6 0 のメモリアドレスが記憶されており、座標値が更新される毎に、係数レジスタ D 5 2 5 の値が加算され、メモリアド

レスも更新される、そして、画素データが算出される毎に、メモリアクセスおよび画素演算制御部 5 0 6 より、ラッチ 5 2 8 が示すアドレスに従ってフレームバッファ 6 0 から描画先の画素データが読み出される。この読み出された画素データのうち Z ビットが 0 で書き替え可能な時には、この画素のデータはラッチ 5 3 2 のデータと ALU 5 4 5 で演算された後、フレームバッファ 6 0 に描画される。このような処理を行うと、水平線の各画素を順次描画することができる。そして一つの水平線を描画した時には、座標値 (e1), (e2) を 1 画素移動させ、また前述した処理と同じ処理を実行することによって水平線を描画することができる。これらの処理を繰り返すことで三角形の描画が完了する。

【0051】グラフィックスプロセッサ 5 0 で描画を行う場合、Z ビットの判定を画素演算と同時に行うことができるため、Z ビットの判定時間が実行時間に表れず、高速処理が可能となる。またシフト 5 4 3, 5 4 4 を ALU 5 4 5 の入力に設けることにより、データを 1/2 や 2 倍にすることが可能となる。

【0052】ソートされた図形リストを基に順次図形を描画するに際しては、フレームバッファ 6 0 の各画素に対して、既に描画されているか否かを示す制御データとして 1 ビットのフラグを設けることで、図形の重なりをチェックし、隠れる図形を描画しないようにした時の具体的な処理内容を図 1 に従って説明する。

【0053】まず、主メモリ 3 0 に格納された図形リストの図形群を CPU 1 0 は奥行き情報に基づいて順次ソートすると、このソート順に従った図形に関するコマンドが CPU 1 0 からグラフィックスプロセッサ 5 0 へ転送される。このコマンドとして、一つの図形 (三角形) 単位のコマンドが入力されると、このコマンドに従った処理が実行される。例えば、図 1 に示すように、フレームバッファ 6 0 に、既に三角形 6 0 0 が描画されている時に、三角形 6 0 0 の後ろ側に新たな三角形 6 0 1 を描画する時には以下の処理が実行される。即ち、この場合三角形 6 0 1 は三角形 6 0 0 より奥に表示されるため、三角形 6 0 1 は三角形 6 0 0 に隠されない部分のみを描画する処理が実行される。そして三角形 6 0 1 を描画するに際して、三角形 6 0 1 の画素として一画素目 6 0 1 1 と二画素目 6 0 0 1 を描画する場合を図 1 では示している。

【0054】まず、三角形 6 0 1 の各頂点の座標を基に各画素の座標が求められるとともに、各画素の色情報が生成される。そして 1 画素目 6 0 1 1、2 画素目 6 0 0 1 に関する画素データとして画素データ 5 1 3 2 が生成される。この時各画素データの Z ビットには 1 がセットされる。そしてこの画素データ 5 1 3 2 は画素データ 5 1 3 9 として ALU 5 4 5 へ出力される。さらに三角形 6 0 1 の 1 画素目 6 0 1 1、2 画素目データ 6 0 0 1 に画素データがフレームバッファ 6 0 からリードバッファ

5142を介して読み込まれる。この時1画素目6011には画素データが描画されていないため、Zビットには0のフラグが格納されている。

【0055】一方、2画素目6001の画素データは、三角形600の描画によって画素データが格納されているため、Zビットには1のフラグが格納されている。1画素目6011の画素データは、Zビットが0であるため書き替え可能であり、グラフィックマスク542によって画素データが0にマスクされる。また、2画素目6001の画素データはZビットが1であるため、グラフィックマスク542によって画素データが1にマスクされ、マスクされた画素データ540としてALU545に出力される。またALU545には、2画素目6001の画素データがそのまま画素データ5138としてALU545に入力されるようになっている。そしてALU545は、1画素目6011の画素データは書き替え可能であるため、この画素データを1画素目6011の画素データ5139に書き替え、新たな画素データとしてフレームバッファ60へ描画する。他方、2画素目6001の画素データはZビットが1で書き替え禁止であるため、画素データ5139からの画素データを用いることなく、2画素目6001からの画素データ5138をそのまま状態で出力する。

【0056】このように、本実施例によれば、画素単位で書き替え可能か否かをZビットに従って判定し、この判定結果に従って図形を描画することにより、手前の図形は書き替えられることなく、奥の図形のみを順次描画することができる。このため、図形の重なり判定に要する情報として1ビットのフラグを設けるだけでよいので、フレームバッファ60の容量を小容量化することができる。

【0057】前記実施例においては、CPU10とグラフィックスプロセッサ50とを別なLSIで構成したものについて述べたが、図8に示すように、これらを単一のLSI上に構成することもできる。すなわち、CPU10、メモリコントローラ20、グラフィックスプロセッサ50を同一のLSI120上に一体的に形成する。さらに主メモリ30にフレームバッファ60を内蔵することもできる。この場合には、フレームバッファ60内の表示データはメモリコントローラ20によって読み出され、表示バス110を介してカラーパレット70に転送され、表示データに従った画像がCRT80の画面上に表示されることになる。

【0058】また、別なシステム構成の例として、グラフィックスプロセッサ50を持たず、CPU10にてフレームバッファ60への描画を行うシステム構成の例を図9に示す。この実施例では、図2に示すグラフィックスプロセッサ50で行っていた描画処理を全てCPU10が行うことになる。

【0059】次に、CPU10で図形の重なりをチェッ

クし、完全に隠されてしまう図形を描画しない方式の実施例について説明する。この例では、複数の三角形を一つのグループとして扱う。

【0060】まず、図10に示すように、一つの三角形のグループに対して、そのグループが示す図形に外接する第一の四角形S1とそのグループに包含される第二の四角形S2を描画領域に対応付けて定義する。そしてこの定義に基づいて、複数のグループ間の重なりをチェックし、あるグループ、たとえばグループ1の第一の四角形S1が別のグループ、たとえばグループ2の第二の四角形S2に完全に重なる場合は、グループ1の三角形は隠されてしまうので描画する必要がないことになる。

【0061】次に、前記方式を実行するための処理内容を図11および図12に従って説明する。まず、グループ単位で、表示すべき図形の奥行き方向に対して手前のグループから順番に図形リストを作成する。例えば、三角形のグループ群がポリゴン1～Nに分割された図形を含む図形リストが図形リスト900から構成されている場合、各ポリゴンのZ座標値901に従ってグループのポリゴンをZの小さい順に並べ替える（ステップS10）。この処理が行われると、図形リスト900のポリゴンの順番がポリゴン1、3、2、4であった場合、ポリゴン1、2、3、4の順に並べ替えられ、図形リスト910が生成される。次に、図形リストを順番に検索し、あるグループが他のグループに隠されてしまうか否かをチェックする。すなわち、i番目のグループの第二の四角形（内包四角形）がi+1番目以降のグループの第一の四角形（外接四角形）を隠してしまうか否かの判定を行う。そして隠されるグループを抽出する（ステップS12）。例えば、第二の四角形データ913に対し、第一の四角形データ912が隠されてしまうものを検索する。図12の例ではポリゴン1の第二の四角形にポリゴン3の第一の四角形が隠されてしまうので、ポリゴン3を図形リストから削除する（ステップS14）。このような処理を行うと図形リスト910は図形リスト920として生成されることになる。そしてこれらの処理は全ての図形リストに対して行う（ステップS16）。

【0062】このように、本実施例においては、図形リストに従って図形を描画するに先立って、複数の図形リストの中から、隠されてしまう図形は描画する必要がないため、この図形を図形リストから削除することにより、三次元グラフィックス画像を表示する時の処理を高速化することができる。

【0063】また、図1に示した方式と図10に示した方式を両方用いることで、フレームバッファ60の容量を減らすことができるとともに、隠されてしまう図形の描画を行うことによる処理の高速化を図ることができる。

【0064】次に、Z比較の処理を軽減する方式につい

て説明する。

【0065】まず、図13に示すように、Z比較処理軽減のために複数の多角形に外接する四角形を外接四角形S1として描画領域に対応付けて定義する。複数の三角形の集合体であるポリゴン群1に外接する外接四角形S1が他のポリゴン群に外接する外接四角形と互いに重ならないければ、各ポリゴン群同士ではZ比較を省略することができる。

【0066】例えば、図14に示すように、ポリゴン群1に外接する外接四角形S1の描画領域として、(X1, Y1)、(X2, Y2)を設定し、これらの値をグラフィックスプロセッサ50に記憶する。次に、ポリゴン群2を描画する場合、ポリゴン群2に外接する外接四角形S2の描画領域として、(X3, Y3)、(X4, Y4)を定義し、これらの値を同様に記憶する。そして外接四角形S1と外接四角形S2とが互いに重なるか否かを判定し、重ならない場合には、ポリゴン群2を描画した後、描画済み領域を(X1, Y1)、(X4, Y4)に更新する。

【0067】次に、図15に示すように、ポリゴン群3に外接する外接四角形S3の描画領域として、(X5, Y5)、(X6, Y6)を定義し、これらの値を記憶する。そして外接四角形S3が描画済み領域と重なるか否かを判定する。この場合には、外接四角形S3が描画済み領域と一部が重なるため、ポリゴン群3に関して一面素単位でZ比較を行い、図形が実際に重なるか否かのチェックを行うことになる。これらの処理はグラフィックスプロセッサ50内のZ比較不要検出回路502で行われ、この回路の具体的構成を図16に示す。

【0068】Z比較不要検出回路502は、ラッチ550、レジスタ(X-MIN)551、比較器552、ラッチ553、レジスタ(Y-MIN)554、比較器555、ラッチ556、レジスタ(X-MAX)557、比較器558、ラッチ559、レジスタ(Y-MAX)560、比較器561、ANDゲート562、563、564、565、フリップフロップ566、567、568、569、領域判定回路570を備えて構成されている。そして端子571には外接四角形の座標値のうちX座標の座標値XINが入力され、端子572にはY座標の座標値YINが入力されるようになっている。さらに、座標値のうち最小値が入力されたときには、端子573が1にセットされ、最大値が入力されたときには端子574が1にセットされるようになっている。そして座標値に従った判定処理は図17に示すタイムチャートに従って行われる。

【0069】まず、端子571、572から描画を行う図形の外接四角形の一頂点の座標としてXY座標の最小値が入力されると、端子573が1にセットされるとともに、各比較器552、555、558、561においてレジスタ値と入力データとの比較が行われる。なお、

この場合、レジスタ551にはX座標の最小値、レジスタ554にはY座標の最小値、レジスタ557にはX座標の最大値、レジスタ560にはY座標の最大値がそれぞれ既に描画された図形をもとに既にセットされているものとする。

【0070】比較器552、555は入力データの値がレジスタ値より小さい時にはハイレベルの信号を出力し、それ以外の時にはローレベルの信号を出力する。比較器558、561は入力データの値がレジスタ値より大きい時にはハイレベルの信号を出力し、それ以外の時にはローレベルの信号を出力する。そして、比較器552、555からハイレベルの信号が出力されたときには、レジスタ値より小さいデータが入力されたとして、レジスタ551、554のレジスタ値は更新信号581、582によって自動的に更新される。

【0071】次に、描画を行う図形の外接四角形の他の頂点の座標としてXY座標の最大値が端子571、572に入力されると、端子574が1にセットされるとともに、各比較器552、555、558、560においてレジスタ値と入力データのと比較が行われる。そして比較器558、561からハイレベルの信号が出力された時には、レジスタ値より大きな値のデータが入力されたとして、レジスタ557、560のレジスタ値は更新信号583、584によって自動的に更新される。各比較器552、555、558、561の出力信号は領域判定回路570へ出力され、この回路で領域の重なりがチェックされる。

【0072】この領域の判定は、図18に示す論理に従って行われる。そして領域の重なりがない場合には、Z比較不要信号としてハイレベルの信号が出力され、領域が重なる場合には、Z比較が必要としてローレベルの信号が出力される。この信号はグラフィックスプロセッサ50のデコーダ503に入力される。そしてデコーダ503では、入力信号がアクティブ(ハイレベル)の時には、図形描画の際に、Z比較を行わないように、描画用DDA制御部505とメモリアクセスおよび画素演算制御部506を制御する。このような制御を行うと、図形が重ならない時には、描画時のフレームバッファ60からのデータの読み出しとZ値の比較が不要となり、図形データをフレームバッファ60に描画するだけでよい。ため、三次元グラフィックス表示を高速度で行うことができる。また描画済み領域の管理をハードウェア(Z比較不要検出回路502)が自動的に行うので、ソフトウェアの負担が軽減され、高速化が可能となる。

【0073】次に、Z比較処理を軽減する方式の具体例について説明する。

【0074】まず、図15のポリゴン群1を描画した後に、ポリゴン群2を描画する例として、図16の回路に数値例を適応して説明する。図15に示す外接四角形S1の座標がそれぞれ(10, 20)、(60, 70)で

あった場合に、図16のレジスタ551に10がセットされ、レジスタ554に20がセットされ、レジスタ557に60がセットされ、レジスタ560に70がセットされる。このような状況において、ポリゴン群2の座標値として、(80, 30)、(100, 110)が定義され、XY座標の小さい方の座標値が入力されると、端子573が1にセットされるとともに、端子571に80が、端子572に30がそれぞれ入力される。これらの値がレジスタ値と比較器552、555、558、561で比較されると、比較器552の出力は0に、比較器555の出力は1に、比較器558の出力は1に、比較器561の出力は0になる。そしてこれらの結果はフリップフロップ566~569に一時記憶された後、領域判定回路570の端子C00~C03に入力される。

【0075】次に、XY座標の大きい方の座標値が入力されると、端子574が1にセットされるとともに端子571に100が入力され、端子572に110がそれぞれ入力されると、これらの値は各比較器552、555、558、561においてレジスタ値と比較される。この比較結果は、比較器552の出力が0、比較器555の出力が0、比較器558の出力が1、比較器561の出力が1になる。そしてこれらの比較結果は領域判定回路570の入力端子C10~C13に入力される。さらに、この時、この時ANDゲート564、565の各入力には1がセットされるため、更新信号583、584によりレジスタ557、560のレジスタ値が自動的に更新される。すなわちX座標の最大値が100に、Y座標の最大値が110に更新される。

【0076】次に、領域判定回路570においては、入力端子C00~C13に入力された信号の状態を図18の論理に基づいてZ比較が不要か否かを判定する。この例では、入力端子C00~C03が0010で、入力端子C10~C13が0011であるので、出力端子OUTを1にする条件に適合するため、出力端子OUTからZ比較不要信号としてハイレベルの信号が出力される。この場合には、メモリアクセスおよび画素演算制御部506は描画先のデータ読み出す制御を行わず、画素演算制御部513が生成する描画データをフレームバッファ60に直接描画する。Z比較を行なう時には、一画素毎にリード・モディファイ・ライト動作でフレームバッファ60に描画する必要があるが、Z比較を行なわない時には、ライト動作のみで描画が可能となるため、高速描画が可能となる。

【0077】一方、ポリゴン群3を描画するに際して、ポリゴン群3の描画領域の座標として、(20, 105)、(30, 120)が入力された時には、レジスタ551に10、レジスタ554に20、レジスタ557に100、レジスタ560に110がそれぞれセットされた状態で図形の重なり判定が行なわれる。この場

合、ポリゴン群3の座標値として小さい方の座標値が入力された時には、各比較器552、555、558、561の出力は全て0になる。次に、ポリゴン群3の座標値として大きい方の座標値が入力された時には、比較器552、555、558の出力が0に、比較器561の出力が1になる。これらの信号が領域判定回路570に入力された場合、入力端子C00~C03が全て0という論理は図18の論理に該当しないため、出力端子OUTの出力はローレベルとなる。すなわちポリゴン群3の外接四角形は描画済みの四角形と重なるので、図1に示した実施例と同様に、図形描画時にZビットを用いて、各画素が描画禁止状態になっているか否かの判定を行なうことになる。

【0078】以上述べた方式をまとめると、図19のように表せる。すなわち、図形リスト900の中から不要な図形を削除する。次に、グラフィックスプロセッサ50において、重ならない図形に対しては、Zビットの判定を省略して描画する。そして陰面処理が必要なものに対しては、図1に示した方式により、Zビットの判定を行ないながら描画する。そしてこれらの処理は以下の方法である。

【0079】(1) 図形グループ単位の重なりをチェックし、隠される図形を図形リストから削除する。

【0080】(2) 図形グループ単位の重なりをチェックし重ならない図形の描画はZビットの判定を省略する。

【0081】(3) 図形リストを手前の図形の順にソートし、書き込み済であることを示すZビットの判定を行なう。

【0082】上記3つの方式は、それぞれ単独で用いることも可能であるとともに、これらを組合わせたシステムを構築することもできる。

【0083】

【発明の効果】以上説明したように、本発明によれば、描画用図形データを格納するデータ格納領域に画素描画済みであるか否かを示すデータを書き込み、図形の重なり判定に要する情報を少なくするようにしたため、データ格納領域の記憶容量を削減することができる。

【0084】図形リストに含まれる図形のうち隠される図形を図形リストから削除するようにしたため、無駄な描画を行なう必要はなく、処理速度の向上を図ることができる。

【0085】またさらに図形を描画する時に、既に描画済みの図形と重ならない時には、Z比較を行なわないようにしたため、処理速度の向上を図ることができる。


【図面の簡単な説明】

【図1】Zビットを用いた陰面処理を説明するための説明図である。

【図2】三次元グラフィックス表示装置の全体構成図である。


- 【図 3】 フレームバッファの構成図である。
- 【図 4】 Zビットを用いたフレームバッファを読み出したときのビット配置の例を示す図である。
- 【図 5】 グラフィックスプロセッサのコマンドの説明図である。
- 【図 6】 グラフィックスプロセッサの具体的構成図である。
- 【図 7】 画素処理部の具体的構成図である。
- 【図 8】 三次元グラフィックス表示装置の他の実施例を示す全体構成図である。
- 【図 9】 三次元グラフィックス表示装置のさらに他の実施例を示す全体構成図である。
- 【図 10】 図形グループに外接四角形と内包四角形を定義する時の説明図である。
- 【図 11】 外接四角形と内包四角形を用いた時の処理を説明するためのフローチャートである。
- 【図 12】 隠される図形を削除する時のテーブルの構成例を説明するための図である。
- 【図 13】 Z比較を省略する時の図形グループに対する外接四角形の定義例を示す図である。

【図 1】




- 【図 14】 Z比較省略方式を用いた時に図形が重ならない場合の描画例を示す図である。
- 【図 15】 Z比較省略方式を用いた時に図形が重なった時の描画例を示す図である。
- 【図 16】 Z比較不要検出回路の具体的構成図である。
- 【図 17】 Z比較不要検出回路の動作を示すタイムチャートである。
- 【図 18】 領域判定回路の論理を説明するための図である。
- 【図 19】 本発明に係る三つの方式の処理方法を説明するための図である。
- 【符号の説明】
- 10 CPU
20 メモリコントローラ
30 主メモリ
40 I/Oインターフェース
50 グラフィックスプロセッサ
60 フレームバッファ
70 カラーパレット
80 CRT


【図 2】




【図 3】




【図 4】




【図 7】




【図 10】




【図 13】









【図 6】




【図 8】




【図 5】

コマンド	動作内容
3D三角形描画 グーロー シェーディング付き ポリゴン描画用	TRIAGL Addr, x1, y1, x2, y2, p, dpx, dpy  Addr : 描画開始点のメモリ アドレス x1, y1 : Addrからの相対座標頂点 x2, y2 : Addrからの相対座標頂点 p : 描画開始点の描画データ dpx : X方向の1ドット間変化分 dpy : Y方向の1ドット間変化分
3D直線コピー テクスチャ マッピング付き ポリゴン描画用	CPLINE3 Addr1, sx1, Addr2, sx2, sy2  Addr1 : 参照開始点のメモリ アドレス sx1 : 参照直線のX方向ドット数 Addr2 : 描画開始点のメモリ アドレス sx2 : 描画直線のX方向ドット数 sy2 : 描画直線のY方向ドット数
3D直線描画	LINE3 Addr, sx, sy, p, dp  Addr : 描画開始点のメモリ アドレス sx : 描画直線のX方向ドット数 sy : 描画直線のY方向ドット数 p : 描画開始点の描画データ dp : 1ドット間の描画データの 変化分
2D直線描画	LINE2 Addr, sx, sy, p  Addr : 描画開始点のメモリ アドレス sx : 描画直線のX方向ドット数 sy : 描画直線のY方向ドット数 p : 描画開始点の描画データ
2D直線コピー 拡大、縮小、回転 付きコピー	CPLINE3 Addr1, sx1, sy1, Addr2, sx2, sy2  Addr1 : 参照開始点のメモリ アドレス sx1 : 参照直線のX方向ドット数 sy1 : 参照直線のY方向ドット数 Addr2 : 描画開始点のメモリ アドレス sx2 : 描画直線のX方向ドット数 sy2 : 描画直線のY方向ドット数
BitBLT	BITBLT Addr1, sx, sy, Addr2  Addr1 : 参照開始点のメモリ アドレス sx : 参照直線のX方向ドット数 sy : 参照直線のY方向ドット数 Addr2 : 描画開始点のメモリ アドレス


【図9】




【図11】




【図14】



【図15】



【図17】



【図12】

図形リスト1 (並び換え処理前)	900	901 第1の	902 第2の	903
	Z座標値	四角形データ	四角形データ	
Polygon1 P1,P2,P3	20	S11(10,10)(20,20)	S21(13,12,17,18)	
Polygon3 P7,P8,P9	75	S13(13,13)(16,17)	S23(13,16)(15,16)	
Polygon2 P4,P5,P6	53	S12(5,14)(25,30)	S22(7,15)(20,27)	
Polygon4 P10,P11,P12	81	S12(1,2)(22,50)	S22(3,3)(15,30)	
⋮	⋮	⋮	⋮	
PolygonN P1,Pm,Pn	n	S1n(xn,yn,xm,ym)	S2n(xn,yn,xm,ym)	


Zの小さい順に並び換え処理

図形リスト2 (重なり図形除去前)	910	911 第1の	912 第2の	913
	Z座標値	四角形データ	四角形データ	
Polygon1 P1,P2,P3	20	S11(10,10)(20,20)	S21(13,12,17,18)	
Polygon2 P4,P5,P6	53	S12(5,14)(25,30)	S22(7,15)(20,27)	
Polygon3 P7,P8,P9	75	S13(13,13)(16,17)	S23(13,16)(15,16)	
Polygon4 P10,P11,P12	81	S12(1,2)(22,50)	S24(3,8)(15,30)	
⋮	⋮	⋮	⋮	
PolygonN P1,Pm,Pn	n	S1n(xn,yn,xm,ym)	S2n(xn,yn,xm,ym)	


第2の四角形に第1の四角形が重なるものの除去処理
(Polygon1の第2の四角形にPolygon3の第1の四角形が重なる)

図形リスト3 (重なり図形除去後)	920	921 第1の	922 第2の	923
	Z座標値	四角形データ	四角形データ	
Polygon1 P1,P2,P3	20	S11(10,10)(20,20)	S21(13,12,17,18)	
Polygon2 P4,P5,P6	53	S12(5,14)(25,30)	S22(7,15)(20,27)	
Polygon4 P10,P11,P12	81	S12(1,2)(22,50)	S24(3,8)(15,30)	
⋮	⋮	⋮	⋮	
PolygonI P1,Pm,Pn	i	S1i(xn,yn,xm,ym)	S2i(xn,yn,xm,ym)	


【図16】



【図18】



【図 19】



フロントページの続き

(72)発明者 中塚 康弘
 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内

(72)発明者 武和 秀仁
 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内

(72)発明者 中島 啓介
 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内

(72)発明者 成田 正久
 茨城県日立市幸町三丁目2番1号 日立エンジニアリング株式会社内

THIS PAGE BLANK (USPTO)